Delay locked loop of a semiconductor memory device having the improved compensation delay circuit and the delay time compensation method

개선된 보상 지연 회로를 가지는 반도체 메모리 장치의dll 및 이에 대한 지연시간 보상방법

Abstract

개선된 보상 지연 회로를 가지는 반도체 메모리 장치의 DLL 및 이에 대한 지연시간 보상방법이 개시된다. 본 발명에 의한 개선된 보상 지연 회로를 가지는 반도체 메모리 장치의 DLL은, 외부클럭에 동기하여 내부클럭을 발생하는 반도체 메모리 장치의 DLL에 있어서, 위상 검출기, 저역 통과 필터, 가변 지연 회로, 및 보상 지연 회로를 구비하는 것을 특징으로 한다. 위상 검출기는 외부클럭과 내부클럭간의 위상 에러를 검출하고, 이에 대한 위상 에러 신호를 출력한다. 저역 통과 필터는 위상 에러 신호에 응답하여 소정의 제어신호를 출력한다. 가변 지연 회로는 제어신호에 응답하여 지연 시간이 가변되며, 가변된 지연 시간에 따라 외부클럭의 위상을 지연시켜 락킹을 수행하여 내부클럭을 발생한다. 보상 지연 회로는 메모리 셀 어레이에서 반도체 메모리 장치 외부로 데이터가 출력될 때까지의 지연 시간을 보상하기 위해, 내부클럭을 소정 시간 지연시켜 위상 검출기에 출력한다. 보상 지연 회로는 소정의 제어전압에 의해 지연 시간이 조절된다. 본 발명의 개선된 보상 지연 회로를 가지는 반도체 메모리 장치의 DLL 및 이에 대한 지연시간 보상방법은 데이터 출력 드라이버용 전원의 전압변동에 따라 상기 데이터 출력 드라이버에 의한 데이터 출력 지연시간을 정확히 보상할 수 있는 장점이 있다.
PURPOSE: A DLL of a semiconductor memory device having an improved compensation delay circuit and a method for compensating delay time about the same are provided to compensate a data output delay time accurately by a data output driver. CONSTITUTION: According to a DLL(Delay Locked Loop)(70) generating an internal clock by being synchronized to an external clock, a phase detector(72) detects a phase error between the external clock and the internal clock, and outputs a phase error signal thereof. A low pass filter(73) outputs a control signal in response to the phase error signal. A variable delay circuit(74) varies its delay time in response to the control signal, and generates the internal clock by performing locking by delaying a phase of the external clock according to the varied delay time. A compensation delay circuit(75) delays a phase of the internal clock for the first delay time and then outputs it to the phase detector, in order to compensate the delay time until data is output to the external of the semiconductor memory device in a memory cell array.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (3)

    Publication numberPublication dateAssigneeTitle
    KR-100855980-B1September 02, 2008삼성전자주식회사Delay Locked Loop and clock delay method controlling delay time using shifter and adder
    KR-100937941-B1January 21, 2010주식회사 하이닉스반도체반도체 메모리 장치의 지연고정루프
    US-8159869-B2April 17, 2012Hynix Semiconductor Inc.Circuit and method for generating reference voltage, phase change random access memory apparatus and read method using the same