반도체 소자의 소자 분리막 및 그 형성 방법

Isolation layer in a semiconductor device and a method of forming the same

Abstract

본 발명은 반도체 소자의 소자 분리막 및 그 형성 방법에 관한 것으로, STI(Shallow Trench Isolation) 구조로 소자 분리막을 형성한 후 모우트(Moat)가 발생된 영역 상부의 소자 분리막 측벽에 절연막 스페이서를 형성하여 모우트가 노출되는 것을 방지함으로써, 모우트에 식각 찌꺼기가 잔류하는 것을 방지하여 공정의 신뢰성을 향상시키고 게이트 산화막이 얇게 형성되는 것을 방지하여 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 소자 분리막 및 그 형성 방법이 개시된다.
PURPOSE: An isolation layer of a semiconductor layer and a forming method there are provided to prevent the generation of etch residues on a moat by preventing the exposure of the moat to an insulating spacer. CONSTITUTION: An isolation layer(210) of an STI(Shallow Trench Isolation) structure is formed on a field region of a semiconductor layer(201). An insulating material layer is formed on the entire surface of the semiconductor layer including the isolation layer. An insulating layer spacer(213) is formed by etching the insulating material layer of the remaining region except for the sidewall of the isolation layer on a predetermined region for generating a moat(211). The etch process is performed by using CF4 gas, CHF3 gas, and Ar gas as reaction gas.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    KR-100558040-B1March 07, 2006주식회사 하이닉스반도체Method for manufacturing semiconductor device for removal of moat